本申請(qǐng)?zhí)峁┝艘环N芯片、數(shù)據(jù)處理方法、電子設(shè)備、計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)及計(jì)算機(jī)程序產(chǎn)品；該芯片包括：靜態(tài)隨機(jī)存取存儲(chǔ)器、微控制器單元、協(xié)處理器和計(jì)算引擎；靜態(tài)隨機(jī)存取存儲(chǔ)器，用于存儲(chǔ)第一數(shù)據(jù)塊，還用于存儲(chǔ)與M個(gè)掩碼數(shù)據(jù)分布對(duì)應(yīng)的M個(gè)因果掩碼塊...

本發(fā)明公開(kāi)了一種基于Vue?Router框架的項(xiàng)目管理系統(tǒng)及其頁(yè)面跳轉(zhuǎn)方法，包括：Vue?Router系統(tǒng)模塊，用于接收Vue網(wǎng)頁(yè)服務(wù)發(fā)起的路由請(qǐng)求，解析網(wǎng)頁(yè)路徑與參數(shù)，依據(jù)解析結(jié)果實(shí)現(xiàn)頁(yè)面跳轉(zhuǎn)；支持配置多報(bào)表路徑、多趨勢(shì)圖路徑，對(duì)應(yīng)展...

本申請(qǐng)?zhí)峁┝艘环N總線數(shù)據(jù)傳輸方法、裝置及芯片。方法包括：獲取來(lái)自高級(jí)可拓展接口總線的至少一個(gè)數(shù)據(jù)請(qǐng)求，基于數(shù)據(jù)請(qǐng)求的數(shù)據(jù)訪問(wèn)信息，在預(yù)設(shè)的數(shù)據(jù)拼包策略集合中確定至少一個(gè)數(shù)據(jù)拼包策略；基于至少一個(gè)數(shù)據(jù)拼包策略，將至少一個(gè)第一數(shù)據(jù)包中數(shù)據(jù)在...

本申請(qǐng)?zhí)峁┝艘环N存儲(chǔ)器的仿真方法、裝置、設(shè)備、存儲(chǔ)介質(zhì)及程序產(chǎn)品；存儲(chǔ)器的仿真方法包括：在所述硬件仿真平臺(tái)中編譯存儲(chǔ)器模型以及所述存儲(chǔ)器模型的多個(gè)仿真接口；確定多個(gè)仿真接口組合，并建立所述仿真接口組合與仿真存儲(chǔ)位置之間的映射，根據(jù)待燒寫(xiě)...

一種數(shù)據(jù)處理芯片節(jié)能系統(tǒng)及方法，涉及芯片節(jié)能技術(shù)領(lǐng)域，適用于AI服務(wù)器中的DPU系統(tǒng)，并可推廣至FPGA、ASIC、CPU、GPU等芯片或片上系統(tǒng)。其系統(tǒng)包括：系統(tǒng)控制模塊、含可獨(dú)立關(guān)閉功能子模塊的數(shù)據(jù)處理模塊、端口組件、狀態(tài)機(jī)監(jiān)控單元...

本申請(qǐng)實(shí)施例公開(kāi)了一種芯粒驗(yàn)證裝置、方法、介質(zhì)及程序產(chǎn)品，包括：第一仿真芯粒、第二仿真芯粒，以及接口連接模塊；所述第一仿真芯粒和所述第二仿真芯粒分別用于對(duì)第一芯粒和第二芯粒進(jìn)行仿真；所述第一仿真芯粒通過(guò)所述接口連接模塊與所述第二仿真芯粒...

本申請(qǐng)?zhí)峁┝艘环N存儲(chǔ)器的數(shù)據(jù)讀取方法及存儲(chǔ)器；該存儲(chǔ)器的數(shù)據(jù)讀取方法包括：響應(yīng)于處理器的數(shù)據(jù)讀取指令，基于多個(gè)存儲(chǔ)區(qū)域的多個(gè)地址區(qū)間，從多個(gè)存儲(chǔ)區(qū)域中，確定數(shù)據(jù)讀取指令中的第一地址所在的第一目標(biāo)區(qū)域；查詢第一目標(biāo)區(qū)域的第一狀態(tài)標(biāo)識(shí)位的值...

本申請(qǐng)?zhí)峁┝艘环N芯片測(cè)試方法、裝置、設(shè)備、存儲(chǔ)介質(zhì)及程序產(chǎn)品；方法包括：獲取目標(biāo)算子的包括多個(gè)芯片接口指令的算子代碼，目標(biāo)算子和基準(zhǔn)算子具備相同的計(jì)算功能，芯片接口指令用于實(shí)現(xiàn)芯片的至少一項(xiàng)硬件操作，組合多個(gè)芯片接口指令的硬件操作用于實(shí)...

本申請(qǐng)?zhí)峁┝艘环N處理器的乘法運(yùn)算方法和裝置；處理器的乘法運(yùn)算方法包括：間隔選取內(nèi)存中第一向量的元素和第二向量的元素，用于通過(guò)處理器的多個(gè)線程對(duì)不同的第一寄存器中對(duì)應(yīng)位置的所述元素和所述第二寄存器中對(duì)應(yīng)位置的所述元素進(jìn)行逐元素乘法計(jì)算，得...

本申請(qǐng)實(shí)施例公開(kāi)了一種測(cè)試指令生成方法、裝置、電子設(shè)備、介質(zhì)及產(chǎn)品。方法包括：獲取指定處理器架構(gòu)的硬件約束信息，其中，硬件約束信息包括指定處理器架構(gòu)支持的多個(gè)線程、每個(gè)線程待執(zhí)行的算子數(shù)量，以及每個(gè)線程對(duì)應(yīng)的地址空間；針對(duì)每個(gè)線程，根據(jù)...

本申請(qǐng)?zhí)峁┝艘环N處理器的點(diǎn)積運(yùn)算方法和裝置；處理器的點(diǎn)積運(yùn)算方法包括：根據(jù)累加順序?qū)⒌谝幌蛄壳蟹譃槎鄠€(gè)第一數(shù)據(jù)塊，并將第二向量切分為多個(gè)第二數(shù)據(jù)塊，向所述處理器的第一寄存器加載所述第一數(shù)據(jù)塊和第二數(shù)據(jù)塊；在所述第一寄存器中對(duì)所述第一數(shù)據(jù)...

本技術(shù)公開(kāi)了一種存儲(chǔ)裝置以及芯片，該存儲(chǔ)裝置包括存儲(chǔ)封裝模塊以及與存儲(chǔ)封裝模塊對(duì)應(yīng)的測(cè)試邏輯模塊，其中：存儲(chǔ)封裝模塊包括目標(biāo)存儲(chǔ)器對(duì)應(yīng)的多個(gè)存儲(chǔ)器模塊，測(cè)試邏輯模塊通過(guò)一組測(cè)試總線分別與存儲(chǔ)封裝模塊中的多個(gè)存儲(chǔ)器模塊連接；測(cè)試邏輯模塊還...

本申請(qǐng)?zhí)峁┝艘环N處理器的矩陣乘法運(yùn)算方法、矩陣轉(zhuǎn)置運(yùn)算方法和裝置；處理器的矩陣乘法運(yùn)算方法包括：將存儲(chǔ)順序與進(jìn)行逐元素乘法運(yùn)算的加載順序不一致的所述第一矩陣作為第二矩陣，通過(guò)處理器中的寄存器集合加載第二矩陣，將第二矩陣劃分為多個(gè)第三矩陣...

本申請(qǐng)公開(kāi)了一種數(shù)據(jù)處理裝置、方法、芯片、電子設(shè)備及存儲(chǔ)介質(zhì)，裝置包括：緩存模塊，用于緩存數(shù)據(jù)；緩存監(jiān)測(cè)模塊，用于確定緩存模塊中數(shù)據(jù)的最高優(yōu)先級(jí)；根據(jù)緩存模塊中的第一預(yù)設(shè)時(shí)長(zhǎng)內(nèi)的數(shù)據(jù)變化量，確定緩存模塊的預(yù)設(shè)數(shù)據(jù)消耗速度；根據(jù)緩存模塊中...

本發(fā)明涉及一種scale?out網(wǎng)絡(luò)備份路徑快速切換通知系統(tǒng)及方法，旨在解決現(xiàn)有VRRP/BFD協(xié)議切換時(shí)間無(wú)法滿足AI服務(wù)器scale?out網(wǎng)絡(luò)高實(shí)時(shí)性需求的問(wèn)題；該方案通過(guò)CPU+巡檢FPGA+電源監(jiān)控的協(xié)同架構(gòu)實(shí)現(xiàn)：CPU運(yùn)行V...

本申請(qǐng)?zhí)峁┝艘环N指令調(diào)度電路、芯片和數(shù)據(jù)處理方法及電子設(shè)備；指令調(diào)度電路包括：采集器、第一時(shí)間戳計(jì)數(shù)器、以及數(shù)據(jù)緩存器。采集器用于接收來(lái)自引擎的指令狀態(tài)信號(hào)，其中，指令狀態(tài)信號(hào)包括引擎接收的指令的開(kāi)始狀態(tài)信號(hào)以及結(jié)束狀態(tài)信號(hào)；第一時(shí)間戳...

本申請(qǐng)?zhí)峁┝艘环N處理器的浮點(diǎn)計(jì)算驗(yàn)證方法、裝置、電子設(shè)備、計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)及計(jì)算機(jī)程序產(chǎn)品；方法包括：響應(yīng)于接收到針對(duì)所述處理器的浮點(diǎn)計(jì)算單元的驗(yàn)證指令，確定驗(yàn)證模型；通過(guò)浮點(diǎn)計(jì)算單元對(duì)輸入數(shù)據(jù)進(jìn)行運(yùn)算，得到第一運(yùn)算結(jié)果；通過(guò)各個(gè)驗(yàn)證...

本申請(qǐng)?zhí)峁┝艘环N數(shù)據(jù)交互方法、裝置、電子設(shè)備、存儲(chǔ)介質(zhì)及程序產(chǎn)品；應(yīng)用于數(shù)據(jù)接收端，數(shù)據(jù)接收端包括用于異步處理和緩存數(shù)據(jù)的第一緩沖區(qū)，和用于控制數(shù)據(jù)發(fā)送端的發(fā)送行為的第二緩沖區(qū)，方法包括：接收數(shù)據(jù)發(fā)送端發(fā)送的數(shù)據(jù)包，并將數(shù)據(jù)包存儲(chǔ)至第一...

本申請(qǐng)?zhí)峁┝艘环N訓(xùn)練集群的任務(wù)調(diào)度方法、裝置、電子設(shè)備、計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)及計(jì)算機(jī)程序產(chǎn)品，應(yīng)用于訓(xùn)練集群中的調(diào)度節(jié)點(diǎn)，訓(xùn)練集群還包括多個(gè)工作節(jié)點(diǎn)，工作節(jié)點(diǎn)包括至少一個(gè)計(jì)算單元；方法包括：對(duì)機(jī)器學(xué)習(xí)模型的訓(xùn)練任務(wù)進(jìn)行解析，得到訓(xùn)練任務(wù)的...

本申請(qǐng)公開(kāi)了一種數(shù)據(jù)排序裝置、方法、芯片、電子設(shè)備及存儲(chǔ)介質(zhì)，所述裝置包括：控制器，用于獲取多個(gè)第一數(shù)據(jù)組；奇偶排序網(wǎng)絡(luò)，用于將第一數(shù)據(jù)組排序?yàn)榈诙?shù)據(jù)組；數(shù)據(jù)選擇器，用于獲取目標(biāo)數(shù)據(jù)組；控制器，用于將目標(biāo)數(shù)據(jù)組與第i個(gè)第二數(shù)據(jù)組進(jìn)行間...