公開了一種以并行、可縮放和確定性的方式計(jì)算弱連通分量(WCC)的配置。該配置接收具有頂點(diǎn)和邊的無(wú)向原始圖。未定義的值被分配給圖的所有頂點(diǎn)。此后，每個(gè)頂點(diǎn)被訪問(wèn)并被分配WCCID(標(biāo)識(shí)WCC的索引)。對(duì)頂點(diǎn)的訪問(wèn)可確定是否存在一個(gè)或多個(gè)線...

本申請(qǐng)案涉及一種用于各種協(xié)議總線事務(wù)的基于機(jī)器學(xué)習(xí)的異常檢測(cè)系統(tǒng)。一種異常檢測(cè)系統(tǒng)包含：主要處理裝置，其經(jīng)配置以從電耦合到所述主要處理裝置的模擬芯片上系統(tǒng)SoC電路接收一或多個(gè)輸入信號(hào)且基于所述一或多個(gè)輸入信號(hào)的相應(yīng)通信協(xié)議來(lái)對(duì)所述一或...

集成電路中各種信號(hào)路徑的時(shí)序限度是由所述集成電路本身上的組件來(lái)監(jiān)控。所述集成電路上的路徑限度監(jiān)控器(PMM)電路接收(a)沿著所述集成電路中的信號(hào)路徑傳播的功能信號(hào)以及(b)用于對(duì)所述功能信號(hào)進(jìn)行計(jì)時(shí)的對(duì)應(yīng)時(shí)鐘信號(hào)。所述PMM電路輸出指...

一種系統(tǒng)執(zhí)行三維集成電路(3DIC)的時(shí)序分析。電路設(shè)計(jì)經(jīng)標(biāo)定以在具有多個(gè)裸片的堆疊式裸片上實(shí)施。電路設(shè)計(jì)包含電路設(shè)計(jì)的部分，電路設(shè)計(jì)的每一部分針對(duì)不同裸片標(biāo)定。所述系統(tǒng)選擇跨越裸片邊界的網(wǎng)絡(luò)及確定所述網(wǎng)絡(luò)的、多個(gè)時(shí)序值集。所述系統(tǒng)基于...

處理裝置確定集成電路布局中的單元的多個(gè)邊界中的每一者的單元邊界條件，并基于所述單元的多個(gè)邊界中的每一者的單元邊界條件來(lái)確定對(duì)所述單元的布局相依效應(yīng)(LDE)影響。所述處理裝置進(jìn)一步生成對(duì)與所述單元相關(guān)聯(lián)的程序庫(kù)的一或多個(gè)內(nèi)容的LDE影響...

本申請(qǐng)案涉及一種安全計(jì)算機(jī)存儲(chǔ)器。一種存儲(chǔ)器保護(hù)電路經(jīng)配置以：接收寫入到存儲(chǔ)器的數(shù)據(jù)；基于所述數(shù)據(jù)的部分來(lái)迭代更新運(yùn)行完整性驗(yàn)證值以確定經(jīng)計(jì)算完整性驗(yàn)證值且將所述數(shù)據(jù)的所述部分寫入到所述存儲(chǔ)器中的存儲(chǔ)器區(qū)域；基于所述經(jīng)計(jì)算完整性驗(yàn)證值和...

本申請(qǐng)案涉及管理仿真系統(tǒng)的高性能模擬表示。處理裝置接收一或多個(gè)輸入以用于使用仿真編譯器對(duì)集成電路進(jìn)行設(shè)計(jì)檢驗(yàn)。處理裝置確定用于處理所述一或多個(gè)輸入的編譯器的類型。響應(yīng)于確定所述編譯器類型是模擬編譯器，所述處理裝置根據(jù)所述一或多個(gè)輸入來(lái)修...

本公開提供一種用于集成電路(IC)設(shè)計(jì)的電源及接地(P/G)布線的方法、系統(tǒng)及非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)。所述方法包含基于IC設(shè)計(jì)的P/G網(wǎng)絡(luò)的IR壓降及布線擁塞分析而生成機(jī)器學(xué)習(xí)(ML)模型的輸入特征，及根據(jù)由所述ML模型識(shí)別的修改來(lái)修改...

本公開提供一種電路(100)。所述電路包含第一主級(jí)(102)、第二主級(jí)(112)、第一從級(jí)(106)及第二從級(jí)(116)。所述第一主級(jí)(102)包含數(shù)據(jù)輸入線(datain)。所述第二主級(jí)(112)包含反相數(shù)據(jù)輸入線(datain_ba...

提供一種用于對(duì)電路進(jìn)行仿真的方法、系統(tǒng)及非暫時(shí)性計(jì)算機(jī)可讀介質(zhì)。所述方法包含：針對(duì)包含塊的所述電路生成數(shù)字仿真文件；針對(duì)所述電路生成經(jīng)混合仿真文件；通過(guò)在仿真的第一時(shí)間窗口內(nèi)執(zhí)行所述數(shù)字仿真文件來(lái)生成波形文件；基于所述波形文件來(lái)確定所述...

公開一種從多片段接收器電容模型

本申請(qǐng)涉及人工智能(AI)/機(jī)器學(xué)習(xí)(ML)張量處理器。一種用于執(zhí)行張量操作的系統(tǒng)包含：可編程張量處理器；以及存儲(chǔ)器，其耦合到所述可編程張量處理器，其中所述可編程張量處理器包含：一或多個(gè)加載AGU電路，其產(chǎn)生第一地址序列并且基于所述第一...

本申請(qǐng)案涉及檢測(cè)電子電路設(shè)計(jì)中的組合環(huán)路中的不穩(wěn)定性。一種方法包含：加載包含多個(gè)組合元件并由用戶時(shí)鐘控制的電路設(shè)計(jì)；檢測(cè)與所述電路設(shè)計(jì)中的所述多個(gè)組合元件對(duì)應(yīng)的經(jīng)強(qiáng)連接組件SCC；將多個(gè)斷路寄存器插入到所述電路設(shè)計(jì)中，每一斷路寄存器位于...

本公開涉及將局部穿線電阻變換成全局分布電阻。一種用于存儲(chǔ)器模塊電路瞬態(tài)分析的方法，所述方法包含：確定表示所述存儲(chǔ)器模塊電路的網(wǎng)表的多個(gè)葉單元的內(nèi)部電路的端子之間的端口

一種方法包含：識(shí)別集成電路設(shè)計(jì)的測(cè)試設(shè)計(jì)(DFT)的流水線路徑中的狀態(tài)保持流水線階段；將多種模式中的每一模式拆分成第一部分及第二部分；重新格式化所述多種模式以產(chǎn)生另外多種模式使得所述多種模式中的每一模式的所述第一部分及所述第二部分包含于...

公開一種使用物理參數(shù)的擴(kuò)充靈敏度數(shù)據(jù)建模時(shí)序行為的方法。所述方法包含獲取與電路設(shè)計(jì)相關(guān)聯(lián)的物理參數(shù)的時(shí)序庫(kù)數(shù)據(jù)及靈敏度數(shù)據(jù)，基于所述物理參數(shù)的所述時(shí)序庫(kù)數(shù)據(jù)及靈敏度數(shù)據(jù)生成所述電路設(shè)計(jì)的時(shí)序行為模型，及存儲(chǔ)所述時(shí)序行為模型。所述時(shí)序行為...

本申請(qǐng)涉及用于前側(cè)和背側(cè)電力互連的單次可編程位單元。一種單次可編程存儲(chǔ)器的位單元包含：串聯(lián)連接于字線和電力軌之間的一次寫入可編程電路元件和節(jié)點(diǎn)；連接于所述節(jié)點(diǎn)與位線之間的選擇讀取裝置，所述選擇讀取裝置的柵電極連接到平行于所述字線延伸的第...

本申請(qǐng)案涉及使用饋送時(shí)序成本的動(dòng)態(tài)時(shí)鐘樹規(guī)劃。一種處理裝置識(shí)別用于電路設(shè)計(jì)的第一時(shí)鐘樹拓?fù)洌龅谝粫r(shí)鐘樹拓?fù)渚哂虚撝叼佂ㄓ?jì)數(shù)及第一時(shí)序解。所述處理裝置進(jìn)一步識(shí)別用于所述電路設(shè)計(jì)的一或多個(gè)額外時(shí)鐘樹拓?fù)洌鲆换蚨鄠€(gè)額外時(shí)鐘樹拓?fù)渲械拿?..

本發(fā)明涉及模擬集成電路連續(xù)時(shí)間復(fù)合濾波器的精確校準(zhǔn)。將第一及第二輸入音調(diào)應(yīng)用于集成電路內(nèi)的連續(xù)時(shí)間復(fù)合濾波器。測(cè)量及比較所述濾波器在所述第一及第二輸入音調(diào)中的每一者的頻率下的輸出的量值以確定濾波器調(diào)諧控制信號(hào)的值。將調(diào)諧控制信號(hào)以所述確...

本申請(qǐng)案涉及一種功率估計(jì)系統(tǒng)。一種用于集成電路設(shè)計(jì)的功率估計(jì)的方法包含：在掃描模式中將測(cè)試向量加載到第一觸發(fā)器序列中；在掃描模式中評(píng)估所述測(cè)試向量且將所述評(píng)估的結(jié)果保存在第二觸發(fā)器序列中；將結(jié)果從所述第二觸發(fā)器序列讀出到掃描鏈；及基于所...