公開通過考慮單元間時序進行的單元感知缺陷特性化。還公開一種確定是否可在用于設計集成電路的標準庫單元中檢測到缺陷的方法及設備。生成缺陷檢測表，其指示是否可使用輸入邏輯狀態的特定組合且在不同的負載條件下檢測到特定缺陷。合并結果以針對輸入及輸...

本發明公開用于確定參數時序良率及瓶頸的方法及設備的各種實施例，所述方法及設備通過設計中的集成電路芯片的共同時序弧考慮電路路徑之間的相關性。時序弧延遲的蒙特卡羅樣本經生成并用于計算時序良率且識別良率瓶頸。本經生成并用于計算時序良率且識別良...

本申請案涉及干擾減少的無源傳輸線接收器。本發明揭示用于使用接收器電路中的三結干涉儀在超導數字邏輯門之間傳播邏輯狀態以減少反射信號的改進式電子結構，所述反射信號否則將導致在所述門之間傳輸的信號的失真。其它改進式電子結構包括具有先前已避免的...

本申請涉及用于表示集成電路的布局的系統和方法。實施例提供一種用于表示集成電路的布局的方法。在實例實施例中，一種方法包含基于一或多個參數確定集成電路IC布局設計的多個區。在實施例中，所述多個區中的至少一個區具有某一特性。所述實例方法進一步...

本申請涉及用于良率分析和物理故障分析的先進單元感知故障模型。為了特定地識別半導體單元內的故障，檢索與半導體單元設計相關聯的SPICE網表，且在所述SPICE網表內識別一或多個晶體管特性。針對所述半導體單元執行先進單元感知故障模型，且為所...

本申請涉及用于實現讀取操作的溫度跟蹤動態保持器。靜態隨機存取存儲器SRAM系統包含：多個SRAM存儲單元，所述多個SRAM存儲單元中的每一個耦合到相應讀取位線；以及動態保持器，其耦合到所述讀取位線。動態保持器包含支持第一溫度范圍的讀取操...

本文公開了涉及指導引擎的方法、系統和計算機程序產品。指導引擎被配置為向知識庫查詢關于軟件應用的屬性的指導。指導引擎從知識庫接收基于屬性的響應式查詢。響應式查詢通過執行關于軟件應用程序屬性的轉換，向用戶通知指導引擎如何解決軟件應用內的漏洞。

一種用于自動超文本傳輸協議(HTTP)測試的測試方法和系統，該系統包括：存儲器，其被配置為存儲用戶請求序列；程序存儲設備，其存儲用于模擬用戶請求序列的代碼，以及至少一個處理器，其耦合到程序存儲設備和存儲器以執行所存儲的代碼，該代碼包括用...

對硬件系統進行配置包括提供表示硬件系統的多個邏輯電路之間的多個布線到多個物理連接的第一分配的第一數據，并且將第一數據變換為表示所述多個布線到所述多個物理連接的第二分配的第二數據。該變換包括計算各自與所述多個布線中的所選擇的一個相關聯的多...

提出了一種用于表征電路的計算機實現的方法。該方法包括由計算機接收表示電路的數據和電路的至少一個缺陷。該方法還包括使用計算機來仿真電路以獲得第一時序特性，并且使用計算機來仿真具有至少一個缺陷的電路以獲得第二時序特性。該方法還包括當計算機被...

提出了一種用于分解集成電路的一部分的布局的計算機實現方法。該布局包括第一大量多邊形。本方法包括使用計算機來構造表示第一大量約束的第一矩陣。第一大量約束中的每一個是在第一大量多邊形中的不同的一對之間。本方法包括使用計算機來對第一矩陣求解以...

一種電路偏斜補償觸發系統包括：分壓器，其包含P晶體管及N晶體管；及中心節點，其位于所述分壓器中，被拉到第一電平。所述電路偏斜補償觸發系統進一步包括：觸發器，其用以在所述P晶體管與所述N晶體管之間的偏斜高于閾值時激活。所述觸發器用以起始補...

本發明涉及在存在泄漏和/或動態切換的情況下對電壓域的評估。本發明描述一種可在任何芯片中共存且允許塊和/或整個芯片層級處I*R降的準確表征的自動化電路。

一種用于在集成電路布局中連接電源開關的方法包括：確定包括多個電源開關單元的電源區域，每個電源開關單元具有輸入供電端、輸出供電端、控制輸入端和確認輸出端。該方法也包括：選擇開始的電源開關單元；將開始點的電源開關單元的確認輸出端連接到第二電...

用于對集成電路中的電線的電遷移進行驗證的計算機實現方法包括：使用計算機計算電線的IR壓降；使用計算機確定所計算IR壓降是否小于預定值。在所計算IR壓降小于預定值的情況中，該方法包括：保持電線的布局尺寸不變；并且在所計算IR壓降大于或等于...

一種用于存儲數據的集成電路(10)，包括：存儲器單元陣列(100)，所述存儲器單元陣列(100)包括具有靜態隨機存取存儲器架構的多個位單元(BC1，…，BCn)，多個位單元包括所述位單元中的第一位單元和第二位單元(BC1，BC2)。第一...

晶體管模型將載流子遷移率限定為漂移擴散遷移率和彈道遷移率的組合。基于以下假設來計算彈道遷移率，即靠近注射點處的載流子的動能不大于靠近該注射點處的載流子的勢能差異。取決于速率被彈道限制的程度來作出速度飽和的啟始的突變以及與其相關聯的漸進速...

公開了一種用于生成電路設計的方法和系統、用于校準檢測儀的方法、以及用于工藝控制和成品率管理的方法。提供了一種用于生成集成電路的電路設計方法，該電路設計包括功能區(FA)和非功能區。該方法包括以下步驟：向EDA工具提供對測試單元(TC)的...

根據本發明的一個實施例，用于驗證設計的計算機實現方法包括：當計算機被調用以驗證設計時，使用所述計算機生成表示設計的第一圖形，并且使用混合演進算法利用計算機將第一圖形分解成至少三個集合，以形成著色圖形。

控制一種非易失性存儲器。該非易失性存儲器包括集成電路襯底內的多個存儲單元。該非易失性存儲器還包括與多個存儲單元進行功率傳送通信的高電壓節點。而且，非易失性存儲器包括與多個存儲單元進行功率傳送通信的中間電壓節點。而且，非易失性存儲器包括耦...