本發(fā)明提供一種缺陷模擬系統(tǒng)與方法。該缺陷模擬系統(tǒng)包括缺陷布局?jǐn)?shù)據(jù)產(chǎn)生器及處理器。該缺陷布局?jǐn)?shù)據(jù)產(chǎn)生器，其提供一組缺陷布局?jǐn)?shù)據(jù)，其包含一預(yù)定數(shù)量的點缺陷，其中該點缺陷的面積為至少一種預(yù)定尺寸。該處理器，其比較該缺陷布局?jǐn)?shù)據(jù)和一預(yù)定的包含多...

本發(fā)明提供一種天線比決定方法，具體為一種決定電路中內(nèi)連線的天線比的方法。上述內(nèi)連線可繞穿至少一連接層且與至少一柵極氧化區(qū)耦接。每一連接層上所有構(gòu)成元件的累積天線比，是考量與上述相關(guān)柵極氧化區(qū)耦接的既定連接層上每一構(gòu)成元件，以及耦接于目前...

一種芯片布局?jǐn)?shù)據(jù)集合與封裝基板布局?jǐn)?shù)據(jù)集合的整合式檢錯方法及系統(tǒng)。封裝基板布局?jǐn)?shù)據(jù)集合從第一格式被轉(zhuǎn)換成第二格式，其中芯片布局?jǐn)?shù)據(jù)集合以該第二格式呈現(xiàn)。合并屬第二格式的上述芯片布局?jǐn)?shù)據(jù)集合及上述封裝基板布局?jǐn)?shù)據(jù)集合，成為合并數(shù)據(jù)集合。接...

一種用以處理掩膜設(shè)計輸出要求的系統(tǒng)。模板數(shù)據(jù)庫存儲多個用于不同工藝技術(shù)的掩膜制具模板，每一模板包含用于該工藝技術(shù)的其中之一的不同工藝的一組掩膜制具設(shè)定。查詢數(shù)據(jù)庫存儲關(guān)于該工藝的掩膜制具數(shù)據(jù)的相異點的查詢層級。處理器用以接收界定該掩膜設(shè)...

一種錯誤位置識別方法以及結(jié)合純邏輯與物理布局信息的系統(tǒng)，適用于集成電路制造公司不需通過布局對線路圖驗證工具就可識別位于集成電路中的物理錯誤位置。該方法包括以下步驟：通過至少一個測試向量測試集成電路以識別集成電路中的錯誤部分；通過測試向量...

本發(fā)明提供一種速度或電力關(guān)鍵電路中用多臨界電壓基本設(shè)計單元的方法。所述在速度關(guān)鍵電路中使用多臨界電壓基本設(shè)計單元的方法，包括：使用一或多低臨界電壓基本設(shè)計單元，形成上述速度關(guān)鍵電路的初步實體布局；在不違反一速度限制的條件下，用一或多高臨...

一種數(shù)據(jù)檢索系統(tǒng)及方法，執(zhí)行于一信息提供模塊中，其中上述信息提供模塊儲存并提供制造工程數(shù)據(jù)集合。上述信息提供模塊連接一網(wǎng)絡(luò)。從上述網(wǎng)絡(luò)接收一第一操作。響應(yīng)上述第一操作經(jīng)由上述網(wǎng)絡(luò)提供上述工程數(shù)據(jù)集合的一部分。根據(jù)上述工程數(shù)據(jù)集合的上述部...

本發(fā)明公開一種字符轉(zhuǎn)換方法與系統(tǒng)。該方法包括：首先取得以第一字符集編碼的至少一個字符，其中該第一字符集依據(jù)單碼世界字符標(biāo)準(zhǔn)，并且每一字符依據(jù)該第一字符集編碼為第一字符碼；再將每一該字符的該第一字符碼轉(zhuǎn)換為數(shù)值字符參考，其中該數(shù)值字符參考...

一種計算機可讀介質(zhì)以及數(shù)據(jù)處理系統(tǒng)，該數(shù)據(jù)處理系統(tǒng)包括：選取對應(yīng)于一應(yīng)用程序的一圖形對象；將上述圖形對象對應(yīng)于一工作識別器；以及以上述圖形對象的一圖像顯示上述工作識別器。用以將應(yīng)用程序?qū)?yīng)于用戶工作。選取對應(yīng)于應(yīng)用程序的圖形對象。圖形對...

一種打印多數(shù)據(jù)來源的方法、計算機可讀媒體及數(shù)據(jù)處理系統(tǒng)。搜集多個數(shù)據(jù)來源。每個數(shù)據(jù)來源分配至多個頁面圖像之一，其中每個頁面圖像具有邏輯表示法來表示連續(xù)頁面之一上即將被打印的數(shù)據(jù)來源。分配至頁面圖像之一的一些數(shù)據(jù)來源不受到分配至其他頁面圖...

本發(fā)明提供一種商業(yè)評估系統(tǒng)及方法及相關(guān)成本利益預(yù)測方法，用于集成電路設(shè)計縮減的商業(yè)評估，用以預(yù)測可縮減合格率，依據(jù)本發(fā)明的一實施例提供一個評估系統(tǒng)來判斷一集成電路芯片的一設(shè)計縮減的成本利益。該成本利益預(yù)測方法包括：依據(jù)該集成電路芯片的一...

本發(fā)明提供集成電路模擬方法與系統(tǒng)、靜態(tài)隨機存取存儲器設(shè)計方法，其中適用于模擬集成電路的模擬系統(tǒng)，包括一程序變量產(chǎn)生器，產(chǎn)生一程序參數(shù)的一第一統(tǒng)計分布，一功效參數(shù)分布產(chǎn)生器，產(chǎn)生上述程序參數(shù)的一第二統(tǒng)計分布，一應(yīng)力產(chǎn)生器，在一應(yīng)力條件下產(chǎn)...

本發(fā)明是有關(guān)于一種劃分圖案布局的方法，包括：提供圖案布局，其中此圖案布局具有多個特征；檢查圖案布局以判定需劃分的特征；以第一顏色與第二顏色對需劃分的特征進(jìn)行著色步驟；藉由分解具有圖案沖突的特征以及將此分解特征涂上第一顏色與第二顏色，來解...

一種檢查光掩模的方法與系統(tǒng)、計算機可讀取的存儲介質(zhì)，該檢查光掩模的方法包括將來自一發(fā)光源的光導(dǎo)入一光掩模的一第一面，使得該光的至少一部分透過該光掩模傳送。從該光透過該光掩模被傳送且從該光掩模的一第二面可觀察的部分檢測一第一光掩模圖像。通...

本發(fā)明提出一種以網(wǎng)絡(luò)為基礎(chǔ)的集成電路測試線產(chǎn)生方法與系統(tǒng)。此系統(tǒng)包括用以產(chǎn)生并傳送一請求的使用者界面以及用以自使用者界面接收請求的一測試線產(chǎn)生器，其中上述請求詳細(xì)指明測試線所需的配置，測試線產(chǎn)生器根據(jù)請求產(chǎn)生包括測試線所需的信息的一布局...

一種為掩模設(shè)計執(zhí)行數(shù)據(jù)準(zhǔn)備的系統(tǒng)、方法和計算機可讀媒體。接收集成電路的設(shè)計且執(zhí)行數(shù)個光學(xué)臨近修正前處理程序，使得這些光學(xué)臨近修正前處理程序同時進(jìn)行。執(zhí)行光學(xué)臨近修正處理程序以響應(yīng)每一光學(xué)臨近修正前處理程序均已完成的決定。執(zhí)行光學(xué)臨近修正...

一種檢測并校正半導(dǎo)體裝置的方法。該方法用以得到布局。該方法包括，將第一熱點規(guī)則組合應(yīng)用在整體布線，以產(chǎn)生詳細(xì)布線；將第二熱點規(guī)則組合應(yīng)用在該詳細(xì)布線，以產(chǎn)生后詳細(xì)布線；以及將第三熱點規(guī)則組合應(yīng)用在該后詳細(xì)布線，以產(chǎn)生該布局。在其它方法，...

本發(fā)明涉及一種在一單一層中程序化安排具有至少一第一電壓與第二電壓的電路的方法，其包括分別地限定對應(yīng)第一電壓與第二電壓的第一層類型與第二層類型。指定第一層類型的至少一第一屬性與第二層類型的至少一第二屬性。指定具有第一電壓的至少一第一網(wǎng)絡(luò)與...

本發(fā)明涉及一種在集成電路（ＩＣ）執(zhí)行統(tǒng)計靜態(tài)時序分析的方法，其包括：于集成電路的一預(yù)定操作期間，識別集成電路中的多個開啟裝置；只選擇多個開啟裝置的庫；以及只使用所選擇的庫，計算集成電路的時間延遲。其中，用以計算時間延遲的庫的數(shù)量是減少的。

本發(fā)明涉及一種取得集成電路內(nèi)寄生接觸／介層電容的系統(tǒng)及方法。使用本系統(tǒng)的寄生取得考慮實際接觸／介層形狀及尺寸變化，可導(dǎo)致接觸／介層寄生電容取得的準(zhǔn)確性改善。各種實施例的相同特征為包含產(chǎn)生一技術(shù)檔案之步驟，其中電容表中的接觸／介層電容由一...