本發明提供了一種垂直堆疊半導體器件制作方法及半導體器件，涉及半導體技術領域，解決現有CFET上層源/漏極和下層源/漏極的接觸引線不能同時由上層引出的問題。制作方法包括提供襯底；于襯底形成下層疊層結構；于下層疊層結構形成中間犧牲層；于中間...

本發明提供了一種腔室清洗控制方法及半導體工藝設備，該方法包括：清洗步驟，在腔室完成保養后，向腔室通入預設清洗氣體對腔室進行干法清洗去除腔室內殘留的聚合物和氯離子；其中，預設清洗氣體包括含氧氣體及含氫氣體；預清潔步驟，在腔室每次開始工作之...

本發明提供一種半導體工藝設備的清潔方法，涉及半導體技術領域。該清潔方法包括：將工藝腔室內的沉積物劃分為不同類型，并獲取各個類型的所述沉積物的膜厚；根據所述沉積物的類型和相應的膜厚確定N個清潔階段的清潔氣體和工藝參數，其中，每一個所述清潔...

本申請實施例提供了一種鰭式場效應晶體管器件及其制備方法，涉及半導體技術領域，其中，所述鰭式場效應晶體管器件包括：依次疊置的第一襯底、器件層和覆蓋層；器件層包括多個場效應晶體管；場效應晶體管包括：鰭以及沿鰭的延伸方向依次設置的源極、第一間...

本申請公開一種襯底的刻蝕方法和半導體工藝設備，屬于半導體加工技術領域，包括提供待刻蝕結構，待刻蝕結構包括襯底和依次形成于襯底上的轉移層和圖案化芯軸層；在圖案化芯軸層的各芯軸兩側形成側墻；去除圖案化芯軸層；以側墻為掩膜，對轉移層進行刻蝕以...

本發明涉及半導體刻蝕技術領域，具體而言，涉及一種半導體膜層的刻蝕方法及半導體工藝設備。其中，所述方法包括：主刻蝕步，向工藝腔室內通入工藝氣體并激發產生等離子體，對附著于深槽結構的表層及內壁上部的目標膜層進行刻蝕；沉積步，在深槽結構的表層...

本發明提供一種薄膜原子層沉積方法，涉及半導體制造技術領域，以解決薄膜結構中摻雜元素含量不易控制的問題。薄膜原子層沉積包括：依次沉積第一層和沉積第二層，形成層疊的薄膜結構；第一層介電常數小于第二層；第一層包含摻雜元素和氮元素且不包括硅元素...

本發明提供了一種環柵晶體管器件的制備方法及環柵晶體管器件，該方法包括：提供預設基底；預設基底包括襯底、位于襯底上多個周期分布的鰭片及位于鰭片上的假柵結構，鰭片包括交替生長的多層犧牲層和溝道層形成的疊層結構；對犧牲層兩側的側壁進行刻蝕，使...

本發明提供一種雙大馬士革工藝方法，涉及半導體技術領域。該雙大馬士革工藝方法包括：在基底上順序形成介電層、圖案化的第一硬掩膜層、第一平坦化層和圖案化的第二硬掩膜層；利用第二硬掩膜層干法刻蝕形成停止于基底表面的通孔；去除第二硬掩膜層和第一平...

本申請公開一種半導體結構的加工方法和半導體工藝設備，屬于半導體加工技術領域，加工方法包括：提供待刻蝕件，待刻蝕件包括目標刻蝕層、圖案化掩膜層和介質結構，目標刻蝕層具有多個隔離槽，圖案化掩膜層位于目標刻蝕層的上方，介質結構填充于圖案化掩膜...

本發明提供了一種半導體器件的制備方法及半導體器件，該半導體器件的制備方法包括：提供預設基底；其中，預設基底包括襯底，襯底上形成有溝槽；在溝槽的側壁和底部進行原子層沉積形成第一介質層；對第一介質層進行刻蝕形成開口區；其中，開口區的頂部寬度...

本申請公開了一種光電子能譜設備的校準方法，涉及半導體領域。校準方法，包括：對薄膜樣品進行第一次刻蝕；對刻蝕后的薄膜樣品進行X射線轟擊，采集譜圖；根據刻蝕后薄膜樣品的當前厚度以及刻蝕前薄膜樣品的初始厚度，得到刻蝕厚度；根據刻蝕厚度以及譜圖...

本發明提供了一種半導體器件的形成方法及半導體器件，該方法包括：向預設基底沉積具有高介電常數的柵氧化層；在溝槽側壁形成可分解薄膜側壁層；沉積金屬柵電極材料在溝槽內形成金屬柵電極，去除層間介質層上方的柵氧化層；沉積多孔薄膜層，刻蝕溝槽兩側側...