本發(fā)明提供一種輸出時鐘周期可調(diào)的振蕩電路。該振蕩電路通過反饋控制機制實現(xiàn)電容周期性充放電進(jìn)而產(chǎn)生的周期性振蕩信號，對該周期性振蕩信號進(jìn)行整形產(chǎn)生時鐘信號；通過調(diào)節(jié)電容的充電電流可以對時鐘信號的周期進(jìn)行精確調(diào)節(jié)。此外，還專門設(shè)置使能控制電...

本申請?zhí)峁┮环N儲能焊電極組件及其控制方法，涉及電子封裝技術(shù)領(lǐng)域。所述儲能焊電極組件包括：上電極和下電極組件；上電極組件包括上載臺和內(nèi)嵌于上載臺中的上電極；下電極組件包括下載臺和內(nèi)嵌于下載臺中的下電極；下電極遠(yuǎn)離下載臺的一端設(shè)置有圓形助焊...

本申請?zhí)峁┝艘环N芯片引線鍵合的工裝夾具，包括：承載體和固定體。承載體用于承載管殼，管殼固定連接有芯片。當(dāng)芯片引線鍵合的工裝夾具將芯片和管殼固定時，通過另外的焊接裝置實現(xiàn)芯片與管殼之間的金屬引線的引線鍵合。本申請所涉及的芯片引線鍵合的工裝...

本申請?zhí)峁┮环N全橋式電荷泵電路，屬于集成電路技術(shù)領(lǐng)域，所述電路包括：依次連接的第一電壓轉(zhuǎn)換子級、第二電壓轉(zhuǎn)換子級和第三電壓轉(zhuǎn)換子級；所述第一電壓轉(zhuǎn)換子級用于基于輸入電壓得到第一輸出電壓，所述第二電壓轉(zhuǎn)換子級用于基于第一輸出電壓得到第二輸...

本發(fā)明提供了一種行星架的制品夾具。行星架的制品夾具包括：圓盤、夾持器、彈性連接器、連接柱、軌道、可移動基板、彈力調(diào)節(jié)機構(gòu)和定位機構(gòu)。將上述行星架的制品夾具裝載到行星架以后，基于該行星架的制品夾具在行星架上的位置，使用者可以方便地將可移動...

本發(fā)明提供了一種標(biāo)記集成電路的輔助設(shè)備。該標(biāo)記集成電路的輔助設(shè)備中標(biāo)記機構(gòu)沿第一方向運動，并且調(diào)整好拓模組件和集成電路器件承托組件的位置后進(jìn)行標(biāo)記的動作，操作簡單；標(biāo)記機構(gòu)可以和集成電路器件的表面進(jìn)行充分的接觸，因此不會出現(xiàn)文字重影或文...

本發(fā)明提供了一種集成電路芯片引腳整形夾具。集成電路芯片引腳整形夾具包括：具有第一空腔的第一本體、可拆卸的設(shè)置于第一空腔的第一裝載部、第二本體。第一裝載部具有至少一個第二空腔。本申請中集成電路芯片引腳整形夾具結(jié)構(gòu)簡單，操作容易，解決陶瓷封...

本申請公開一種CMOS器件的制備方法及CMOS器件，屬于半導(dǎo)體工藝技術(shù)領(lǐng)域，該方法在第一柵極和第二柵極和高摻雜N型擴散區(qū)、低摻雜N型擴散區(qū)、高摻雜P型擴散區(qū)、低摻雜P型擴散區(qū)的上表面依次沉積第一厚度的第一過渡金屬層、第二厚度的第一鎳金屬...

本申請?zhí)峁┮环N集成電路芯片的電阻修調(diào)電路及其控制方法，屬于集成電路技術(shù)領(lǐng)域，所述電路包括：控制信號輸出模塊和電阻修調(diào)分壓模塊；所述控制信號輸出模塊用于基于外部輸入的多個互斥信號對，生成修調(diào)控制電平序列；所述電阻修調(diào)分壓模塊用于基于所述修...

本申請公開一種集成電路金屬層光刻工藝的優(yōu)化方法和裝置，屬于半導(dǎo)體工藝技術(shù)領(lǐng)域，該方法通過集成電路金屬層光刻工藝的過程參數(shù)集和成品良率的歷史數(shù)據(jù)訓(xùn)練成品良率預(yù)測模型，計算每個過程參數(shù)對成品良率的第一影響程度以識別對成品良率具有顯著第一影響...

本申請?zhí)峁┮环N高線性度壓控振蕩器電路及射頻收發(fā)機，屬于集成電路技術(shù)領(lǐng)域，所述電路包括：相互連接的電壓電流轉(zhuǎn)化子電路和諧振子電路；所述電壓電流轉(zhuǎn)化子電路用于將控制電壓轉(zhuǎn)化為目標(biāo)控制電流；所述目標(biāo)控制電流與所述控制電壓呈線性關(guān)系；所述諧振子...

本申請?zhí)峁┮环N半導(dǎo)體電壓保護(hù)器件的工藝控制方法和裝置，所述方法包括：基于待生產(chǎn)的目標(biāo)半導(dǎo)體電壓保護(hù)器件的類型和性能需求指標(biāo)，確定預(yù)設(shè)工藝流程中各工藝節(jié)點的工藝參數(shù)；基于預(yù)設(shè)工藝流程中各工藝節(jié)點的順序及工藝參數(shù)，依次控制對應(yīng)工藝節(jié)點的關(guān)聯(lián)...

本發(fā)明提供了一種半導(dǎo)體器件的劃片方法，涉及半導(dǎo)體技術(shù)領(lǐng)域。針對硅片與玻璃相貼合的結(jié)構(gòu)進(jìn)行劃片，先采用硬刀對硅片進(jìn)行切割，使硅片切透，確定產(chǎn)品尺寸，再根據(jù)產(chǎn)品尺寸采用軟刀進(jìn)行玻璃切割，本發(fā)明實施例提供的劃片工藝具備節(jié)約設(shè)備、物料等優(yōu)勢，有...

本發(fā)明公開了一種小電容肖特基二極管及其制造方法，屬于二極管技術(shù)領(lǐng)域。該小電容肖特基二極管包括外延片、分別設(shè)置于外延片正面和反應(yīng)的正面結(jié)構(gòu)及反面結(jié)構(gòu)；正面結(jié)構(gòu)包括TiSi2層、TiN層、Ti層、Al層、SiO2鈍化層及Si3N4鈍化層；反...

本申請公開了一種器件存放設(shè)備和器件管理系統(tǒng)，涉及儲存設(shè)備技術(shù)領(lǐng)域。器件存放設(shè)備包括箱體、加熱裝置、第一凈化裝置、第一風(fēng)機以及設(shè)置于箱體內(nèi)的收納裝置。箱體具有進(jìn)氣口和排氣口；加熱裝置用于加熱將由進(jìn)氣口進(jìn)入箱體的氣流；第一凈化裝置用于凈化將...

本申請?zhí)峁┮环N基于離子注入的PN結(jié)形成方法、存儲介質(zhì)和集成電路器件，屬于集成電路制造領(lǐng)域。該方法包括：在經(jīng)過光刻后的硅襯底上確定待摻雜區(qū)域和需要摻雜的標(biāo)準(zhǔn)濃度和標(biāo)準(zhǔn)深度；通過質(zhì)量分析器從雜質(zhì)源B<subgt;2</subgt...

本申請公開了一種CMOS電路的仿真構(gòu)建方法及CMOS電路，屬于CMOS電路的仿真設(shè)計領(lǐng)域，該方法通過在單電壓模式的第一CMOS電路模型的輸入端增加電壓補償電路模型、電壓傳輸電路模型和電壓模式選擇電路模型，構(gòu)建得到多電壓模式的第二CMOS...

本申請?zhí)峁┮环N電路引線孔的光刻工藝控制方法與裝置，其中，方法包括：基于第一引線孔光刻工藝子流程控制對應(yīng)的光刻工藝關(guān)聯(lián)設(shè)備對待工藝硅片進(jìn)行第一次引線孔光刻以得到具有第一深度的多個引線孔的預(yù)工藝硅片；基于第二引線孔光刻工藝子流程控制對應(yīng)的光...

本發(fā)明提供一種雙極型集成電路及其制造方法和驅(qū)動器，具體涉及集成電路制造技術(shù)領(lǐng)域。所述制造方法包括：在雙極型集成電路的制造過程中循環(huán)執(zhí)行以下步驟：基于當(dāng)前的工藝參數(shù)制造雙極型集成電路，所述工藝參數(shù)包括第一溫度和第一時間，所述第一溫度用于控...

本發(fā)明公開了一種半導(dǎo)體金屬層的制備方法及其應(yīng)用，屬于半導(dǎo)體技術(shù)領(lǐng)域。該制備方法包括：將硅片進(jìn)行清洗和干燥，采用磁控濺射方式于干燥后的硅片表面依次制備鉑層、鉬層和硅鋁層；硅鋁層中含有的硅與鋁的質(zhì)量比大于0.8:100且小于1.2:100。...