本申請?zhí)峁┮环N基于粒子群算法的環(huán)境控制方法、系統(tǒng)、設(shè)備及介質(zhì)，所述基于粒子群算法的環(huán)境控制方法包括：對種群、粒子速度和粒子位置進(jìn)行初始化處理，以獲取粒子當(dāng)前位置和速度；將所述當(dāng)前位置和速度代入適應(yīng)度函數(shù)進(jìn)行計(jì)算，以獲取所述粒子的適應(yīng)值；...

本公開提供一種用于集成電路封裝材料的應(yīng)力測試方法及測試系統(tǒng)。所述方法包括：向待測封裝材料第一樣本施加靜態(tài)載荷，并按照設(shè)置的采樣率采集所述樣本的形變圖像；其中，所述采樣率大于第一閾值，所述形變圖像包括所述樣本的彈性形變圖像和塑性形變圖像；...

一種半導(dǎo)體結(jié)構(gòu)及其形成方法，結(jié)構(gòu)包括：襯底；漂移區(qū)，位于襯底中；體區(qū)，位于漂移區(qū)一側(cè)的襯底中；溝道柵極部，位于體區(qū)及部分漂移區(qū)的頂部；源極，位于溝道柵極部一側(cè)的體區(qū)中，且體區(qū)露出源極的頂面；漏極，位于溝道柵極部另一側(cè)的漂移區(qū)中，漏極與溝...

本申請涉及半導(dǎo)體技術(shù)領(lǐng)域，尤其涉及一種浮柵型閃存結(jié)構(gòu)、形成方法及電子設(shè)備，該浮柵型閃存結(jié)構(gòu)包括襯底；離子注入層，離子注入層形成在襯底上，離子注入層中形成有源極和漏極；選擇柵極，選擇柵極形成在離子注入層上；溝槽，溝槽貫穿選擇柵極后停止在離...

本公開實(shí)施例提供一種薄膜切割設(shè)備，用于去除覆蓋于晶圓上的薄膜，晶圓具有缺口標(biāo)記，薄膜切割設(shè)備包括：承載晶圓的載臺；設(shè)置于載臺上方，向薄膜的第一端面發(fā)射探測光束的激光器；設(shè)置于載臺上方，接收經(jīng)薄膜的第一端面反射的反射光束，并生成探測信號的...

本公開提供一種光罩容置系統(tǒng)，其中，光罩容置系統(tǒng)包括：容置架，容置架包括：相鄰且水平設(shè)置的底部承載板以及頂部承載板，底部承載板位于頂部承載板下方；安置板，安置板豎直的位于底部承載板與頂部承載板之間，安置板的頂端固定于頂部承載板的底面，安置...

本發(fā)明提供一種電容結(jié)構(gòu)及其形成方法，所述方法包括：形成底層介質(zhì)層；在所述底層介質(zhì)層內(nèi)形成底層金屬極板；在所述底層金屬極板上形成介質(zhì)疊層；在所述介質(zhì)疊層上形成頂層介質(zhì)層；在所述頂層介質(zhì)層內(nèi)形成頂層金屬極板，所述頂層金屬極板具有窄部和寬部，...

本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法，該方法通過先提供包括襯底層和外延層的襯底結(jié)構(gòu)，對外延層進(jìn)行刻蝕處理，以形成位于所述外延層表面的預(yù)設(shè)體區(qū)；于所述預(yù)設(shè)體區(qū)中沉積目標(biāo)半導(dǎo)體材料；目標(biāo)半導(dǎo)體材料與襯底結(jié)構(gòu)的材料不同...

本公開實(shí)施例提供了一種爐管排液結(jié)構(gòu)，其中，爐管排液結(jié)構(gòu)包括存液管，所述存液管的第一端與爐管連接，所述存液管用于儲存所述爐管排出的液體；排液管，所述排液管的第一端與所述存液管的第二端連接；監(jiān)測件，設(shè)置在所述存液管的第一端，用于監(jiān)測所述存液...

一種拆卸治具包括：滑動設(shè)置在基座上的第一移動座和第二移動座；與第一移動座和第二移動座均連接的驅(qū)動裝置，以驅(qū)動第一移動座和第二移動座的相對移動；設(shè)置在第一移動座和第二移動座上的第一分離部件和第二分離部件，用于隨著第一移動座和第二移動座的間...

本發(fā)明提供一種集成電路制造方法，所述集成電路制造方法采用卡盤組件進(jìn)行，所述卡盤組件包括卡盤以及位于所述卡盤中的支撐結(jié)構(gòu)，所述集成電路制造方法包括：將待處理的晶圓放置于處于凸起狀態(tài)的所述支撐結(jié)構(gòu)的頂部，處于所述凸起狀態(tài)的所述支撐結(jié)構(gòu)的頂部...

本申請?zhí)峁┮环N刻蝕設(shè)備預(yù)測性維護(hù)方法、裝置及相關(guān)設(shè)備，方法包括：獲取刻蝕設(shè)備的反應(yīng)腔室的多維數(shù)據(jù)；根據(jù)等離子體發(fā)射光譜數(shù)據(jù)，生成等離子體穩(wěn)定性指標(biāo)；將射頻功率波動值、反應(yīng)氣體濃度變化率和靜電卡盤中心點(diǎn)溫度值輸入特征融合模型，生成刻蝕均勻...

本技術(shù)實(shí)施例提供一種晶圓干燥裝置及機(jī)械研磨設(shè)備，其中，晶圓干燥裝置包括：容置晶圓的干燥腔室；設(shè)置于所述干燥腔室的內(nèi)壁上，供干燥氣體通過的供應(yīng)通道，所述供應(yīng)通道具有通孔，所述干燥氣體用于對晶圓進(jìn)行干燥處理；設(shè)置于所述干燥腔室內(nèi)的軌道；設(shè)置...

本公開實(shí)施例提供了一種晶圓研磨裝置，其中，晶圓研磨裝置包括：研磨盤；研磨墊，位于所述研磨盤的第一端面，用于研磨晶圓；限位件，設(shè)置于所述研磨盤，且所述限位件的第一端的高度高于所述研磨盤的第一端面的高度，所述研磨墊的外邊沿與所述限位件的第一...

一種半導(dǎo)體存儲器結(jié)構(gòu)及其形成方法，所述形成方法，包括：提供基底；在基底上形成堆疊初始結(jié)構(gòu)、柵電極層以及覆蓋柵電極層側(cè)壁的保護(hù)層，柵電極層位于堆疊初始結(jié)構(gòu)上，堆疊初始結(jié)構(gòu)包括依次層疊的電荷隧穿初始層、電荷捕獲初始層和電荷阻擋初始層；通過濕...

本發(fā)明提供一種LDMOS器件及其制備方法，采用間隔設(shè)置的多個STI結(jié)構(gòu)作為場板，可調(diào)整漂移區(qū)的表面電場，增加電場峰值點(diǎn)的數(shù)量，避免單一高電場點(diǎn)，實(shí)現(xiàn)“電場階梯化”，可提升LDMOS器件的擊穿電壓，且可不改變電流的流動路徑及導(dǎo)通電阻。進(jìn)一...

本申請涉及電容技術(shù)領(lǐng)域，公開了一種基于3D集成電路的片上隔離電容結(jié)構(gòu)及其制造方法，其中，所述片上隔離電容結(jié)構(gòu)，包括：襯底；電容堆疊體，設(shè)于所述襯底上，所述電容堆疊體由在垂直于所述襯底方向上交替堆疊的多個電極層和多個電介質(zhì)層構(gòu)成；針對任一...

本申請涉及半導(dǎo)體制造技術(shù)領(lǐng)域，公開了一種半導(dǎo)體器件制造方法以及半導(dǎo)體器件，該方法包括：提供生長有掩膜層的初始晶圓；初始晶圓中刻蝕有溝槽，掩膜層包括沿初始晶圓的厚度方向依次堆疊的氧化物墊層、硅氮化物層和氧化物外層；對初始晶圓的表面進(jìn)行化學(xué)...

本申請涉及半導(dǎo)體工藝技術(shù)領(lǐng)域，公開了一種半導(dǎo)體工藝優(yōu)化方法以及半導(dǎo)體器件，應(yīng)用于刻蝕有溝槽的半導(dǎo)體襯底上，在刻蝕溝槽之前，半導(dǎo)體襯底的表面自下而上依次沉積第一氧化物層、氮化硅層以及第二氧化物層；在完成溝槽刻蝕的半導(dǎo)體襯底上繼續(xù)沉積致密氧...

本發(fā)明提供一種離子注入方法、設(shè)備、存儲介質(zhì)及程序產(chǎn)品，方法包括：提供多個測試結(jié)構(gòu)，每個測試結(jié)構(gòu)包括基底，基底具有至少一個有源區(qū)，每個有源區(qū)具有預(yù)設(shè)的有源區(qū)寬度；分別對每個測試結(jié)構(gòu)執(zhí)行離子注入，在有源區(qū)的基底內(nèi)形成離子注入層，不同測試結(jié)構(gòu)...