本申請的實施例涉及集成電路及其測試方法。集成電路包括多個半導體管芯、多個電源開關、電源網(wǎng)絡和電源控制電路。多個半導體管芯可以設置在單個半導體襯底上。多個半導體管芯中的每個可以包括多個操作模塊。多個電源開關可以分別耦合到多個操作模塊。電源...

一種方法，包括：在襯底上方形成器件層，器件層包括上部晶體管，該上部晶體管與下部晶體管垂直地堆疊；平坦化襯底，以暴露出下部晶體管的柵極電極和下部晶體管的源極/漏極區(qū)；以及實施定向自組裝(DSA)工藝，以限定第一組分聚合物的嵌段和第二組分聚...

一種方法包括：形成下半導體納米結構和覆蓋下半導體納米結構的上半導體納米結構；分別在下半導體納米結構和上半導體納米結構上形成上柵極電介質(zhì)和下柵極電介質(zhì)；分配定向自組裝材料以在其中嵌入下半導體納米結構和上半導體納米結構；以及對定向自組裝材料...

集成電路器件包括：沿第一方向延伸的第一有源區(qū)結構堆疊件，其包含彼此堆疊的下部有源區(qū)結構和上部有源區(qū)結構；在所述下部及上部有源區(qū)結構上方的上部導電層中延伸的前側電源軌；在所述下部及上部有源區(qū)結構下方的下部導電層中延伸的背側電源軌；多個垂直...

本申請公開了集成電路封裝及其制造方法。本公開的實施例提供了具有圓化拐角的IC管芯。在一些實施例中，IC管芯是SOIC(集成芯片上系統(tǒng))。圓化拐角防止可能不利地影響SOIC的電路結構的尖端放電。具有圓化拐角的IC管芯提高了IC封裝中的間隙...

本技術提供一種半導體結構，包括具有晶體管裝置的裝置層和耦合到晶體管裝置的PN接面結構。PN接面結構包括第一摻雜區(qū)和第二摻雜區(qū)，且第一摻雜區(qū)電連接至晶體管裝置的閘極堆疊。此半導體結構包括在裝置層的前側之上的前側內(nèi)連線結構，該前側內(nèi)連線結構...

一種半導體裝置結構。此結構包括至少一斜坡通孔形成于通孔隔離層中、至少一抗反射元件形成于至少一斜坡通孔上。

本技術提供一種芯片堆棧結構，其包括第一半導體晶粒、第二半導體晶粒、橋接晶粒以及間隙填充材料。第一半導體晶粒包括集成電路區(qū)。第二半導體晶粒配置于第一半導體晶粒之上且與第一半導體晶粒性連接。橋接晶粒配置于第一半導體晶粒之上且與第一半導體晶粒...

本技術實施例提供了集成電路晶片，其包括由在集成電路晶粒的半導體裝置和互連結構的制造期間形成的導電層堆疊形成的通孔塔。通孔塔可以被連接以向隨后堆疊的集成電路晶片提供電力。根據(jù)本公開的通孔塔降低了制造成本，因為通孔塔是在沒有附加處理程序的情...

本公開涉及半導體裝置結構與其形成方法。此處公開具有底部絕緣的多柵極裝置與其制作方法。例示性的底部通道絕緣結構包括第一絕緣層位于基板(如其延伸物)上，以及第二絕緣層位于第一絕緣層上。第一絕緣層具有第一組成與第一長度。第二絕緣層具有第二組成...

本發(fā)明的實施例提供了一種穩(wěn)壓電路，其包括輸入級、跨導補償級、驅(qū)動級和反饋電路。輸入級被配置為比較參考電壓和反饋電壓，以在輸入級的第一輸出端產(chǎn)生第一電壓?？鐚аa償級被配置為響應于反饋電壓的變化而改變輸入級的總跨導。驅(qū)動級耦合在穩(wěn)壓電路的第...

本公開的各個實施例針對集成芯片(IC)。IC包括第一像素區(qū)域，第一像素區(qū)域包括位于襯底中的第一光電探測器。包括第二光電探測器的第二像素區(qū)域位于襯底中并且與第一像素區(qū)域相鄰。隔離結構位于襯底中，并且包括位于第一像素區(qū)域和第二像素區(qū)域之間的...

一種集成電路，包括：襯底；第一導電類型的第一晶體管，包括位于襯底上方的第一半導體材料的多個堆疊的第一溝道。該集成電路包括與第一導電類型相反的第二導電類型的第二晶體管，包括位于襯底上方并且不同于第一半導體材料的第二半導體材料的多個堆疊的第...

本發(fā)明的實施例提供了一種封裝件結構，包括橋式管芯。橋式管芯包括半導體襯底；以及位于半導體襯底上方的互連結構?；ミB結構包括介電層和位于介電層中的導線，將橋式管芯密封在其中的密封劑，以及位于橋式管芯上方的再分布結構。再分布結構中包括再分布線...

本申請的實施例公開了一種半導體器件及其制造方法。該半導體器件包括：多個第一柵極結構，沿第一方向布置并在第二方向上延伸，多個第一柵結構中的至少一個第一柵極結構對應于第一晶體管區(qū)；多個第二柵極結構，沿第一方向布置，并在第二方向上與第一柵極結...

半導體器件結構包括多個晶體管。多個晶體管的每個包括：具有第一摻雜類型的納米結構，其中納米結構在第一方向上延伸；柵極結構；第一源極/漏極區(qū)域；以及第二源極/漏極區(qū)域。半導體器件結構還包括第二納米結構，第二納米結構在第二方向上與多個晶體管偏...

提供了在掩埋電源軌方案下用于電源輸送的各個CFET單元內(nèi)MOL連接。集成電路(IC)器件包括器件堆疊件、頂部接觸結構、背側電源軌和通孔互連件。器件堆疊件包括底部半導體器件和沿方向堆疊在底部半導體器件上方的頂部半導體器件。頂部接觸結構位于...

存儲器器件包括：第一下部外延源極/漏極區(qū)域，鄰近第二下部外延源極/漏極區(qū)域；第一下部柵電極，鄰近第一下部外延源極/漏極區(qū)域的第一側；第二下部柵電極，鄰近第二下部外延源極/漏極區(qū)域的第二側，其中，第二側與第一側相對；介電層，位于第一下部外...

本發(fā)明的實施例提供了一種集成電路，包括第一和第二有源區(qū)、第一和第二接觸件、第一導體和第一絕緣區(qū)。第一有源區(qū)在第一方向上延伸，位于襯底正面上方的第一層上，并且對應于第一組晶體管。第二有源區(qū)在第一方向上延伸，在第二層上，并且對應于第二組晶體...

提供了集成電路封裝件及其形成方法。集成電路封裝件可以包括：第一再分布結構；第一橋接管芯，位于第一再分布結構上方；第一密封劑，位于第一橋接管芯周圍；第二再分布結構，位于第一橋接管芯和第一密封劑上方；第一邏輯管芯、第二邏輯管芯和第一輸入/輸...