本揭示內(nèi)容的實(shí)施例提供半導(dǎo)體裝置結(jié)構(gòu)。半導(dǎo)體裝置結(jié)構(gòu)包括設(shè)置在基板上的第一與第二源極/漏極區(qū)域，以及設(shè)置在第一與第二源極/漏極區(qū)域之間的隔離區(qū)域。隔離區(qū)域包括具有傾斜部分及平坦部分的第一頂表面，且位于第一頂表面的傾斜部分與由第一頂表面的...

本技術(shù)提供一種具有應(yīng)變?cè)礃O和漏極結(jié)構(gòu)的晶體管，適用于高壓應(yīng)用。襯底上有柵極堆棧層，且柵極堆棧層具有柵極介電層以與柵極結(jié)構(gòu)。柵極間隙壁存在于柵極堆棧層的側(cè)壁上。二輕摻雜漏極區(qū)從柵極堆棧層下方向柵極堆棧層的相對(duì)側(cè)延伸。多個(gè)應(yīng)變?cè)礃O和漏極結(jié)構(gòu)...

半導(dǎo)體結(jié)構(gòu)包含一個(gè)P型金屬氧化場(chǎng)效晶體管(PMOS)區(qū)；一個(gè)N型金屬氧化場(chǎng)效晶體管(NMOS)區(qū)；且氧化擴(kuò)散層(OD)結(jié)構(gòu)位于P型金屬氧化場(chǎng)效晶體管區(qū)及N型金屬氧化場(chǎng)效晶體管區(qū)，其中這些氧化擴(kuò)散層結(jié)構(gòu)的一者和另一者以小于20納米的距離均...

本技術(shù)提供一種電壓產(chǎn)生器及半導(dǎo)體裝置。電壓產(chǎn)生器包括溫度相依電壓產(chǎn)生器以及參考電壓節(jié)點(diǎn)。溫度相依電壓產(chǎn)生器產(chǎn)生隨溫度上升而增加的電壓，并包括第一晶體管堆迭以及第二晶體管堆迭。第一晶體管堆迭以及第二晶體管堆迭各自具有預(yù)定數(shù)量的晶體管。第二...

本申請(qǐng)的實(shí)施例公開了集成電路器件及其制造方法。集成電路器件包括第一單元，第一單元包括第一晶體管；以及第二單元，在第一單元邊界處鄰接第一單元并包括第二電路的至少部分。第一單元在第一單元邊界處包括一個(gè)或多個(gè)引腳層，一個(gè)或多個(gè)引腳層包括最高引...

本技術(shù)提供一種將單端輸入訊號(hào)轉(zhuǎn)變成差分輸出訊號(hào)的裝置。此裝置包括轉(zhuǎn)換電路、緩沖電路及路由電路。轉(zhuǎn)換電路被配置成將單端輸入訊號(hào)轉(zhuǎn)變成多個(gè)差分輸出訊號(hào)。緩沖電路被配置成對(duì)所述多個(gè)差分輸出訊號(hào)進(jìn)行放大。路由電路被配置成將單端輸入訊號(hào)路由至轉(zhuǎn)換...

半導(dǎo)體光子裝置包含第一介電層、位于第一介電層上的多個(gè)第二介電層、位于第一介電層中的半導(dǎo)體光子電路。半導(dǎo)體光子電路包含一或多個(gè)波導(dǎo)結(jié)構(gòu)以及與一或多個(gè)波導(dǎo)結(jié)構(gòu)耦接的光學(xué)調(diào)變器結(jié)構(gòu)。半導(dǎo)體光子裝置包含至少部分在第一介電層中的調(diào)變加熱器結(jié)構(gòu)，其...

系統(tǒng)包括：臺(tái)板，配置為固定拋光墊，其中，拋光墊包括位于拋光墊的頂面中的槽和從槽延伸至拋光墊的底面的開口；固定器，配置為將工件固定在拋光墊之上；以及光學(xué)檢查器件，位于臺(tái)板內(nèi)，其中，光學(xué)檢查器件配置為通過拋光墊中的開口測(cè)量工件的底面的特性。...

一種半導(dǎo)體裝置，包括：由基底凸出的第一鰭片和第二鰭片，在第一方向上長(zhǎng)度延伸；于第一鰭片和第二鰭片上的第一柵極堆疊和第二柵極堆疊，在第二方向上長(zhǎng)度延伸，第二方向垂直于第一方向；分別設(shè)置于第一柵極堆疊和第二柵極堆疊的側(cè)壁上的第一柵極間隔物層...

本技術(shù)涉及一種存儲(chǔ)器結(jié)構(gòu)。存儲(chǔ)器結(jié)構(gòu)包括多個(gè)存儲(chǔ)器單元，每個(gè)存儲(chǔ)器單元包括兩個(gè)主動(dòng)區(qū)和四個(gè)柵極結(jié)構(gòu)，主動(dòng)區(qū)的長(zhǎng)度方向沿著第一方向延伸，柵極結(jié)構(gòu)的長(zhǎng)度方向沿著第二方向延伸，第二方向垂直于第一方向。每個(gè)柵極結(jié)構(gòu)延伸橫越主動(dòng)區(qū)的多個(gè)通道區(qū)。存...

本技術(shù)提供一種半導(dǎo)體裝置，包括：第一源極/漏極區(qū)以及第二源極/漏極區(qū)，在基板之上；柵極結(jié)構(gòu)，第一源極/漏極區(qū)以及第二源極/漏極區(qū)位于柵極結(jié)構(gòu)的兩側(cè)；源極/漏極接觸件，在第一源極/漏極區(qū)上方且鄰近柵極結(jié)構(gòu)；底部接觸蝕刻停止層(B?CESL...

揭示了記憶體系統(tǒng)、裝置及其操作方法。在一個(gè)態(tài)樣，一種系統(tǒng)包含一第一記憶體裝置。該第一記憶體裝置包含一第一記憶體元件、一第一輸入端口及耦接于該第一記憶體元件與該第一輸入端口之間的一第一內(nèi)部掃描鏈。該系統(tǒng)包含一第二記憶體裝置。該第二記憶體裝...

在一些實(shí)施例中，提供了一種半導(dǎo)體器件。半導(dǎo)體器件包括：互連結(jié)構(gòu)，設(shè)置在襯底上方，其中，互連結(jié)構(gòu)包括設(shè)置在介電層中的導(dǎo)電部件；第一鈍化層，設(shè)置在互連結(jié)構(gòu)上方；第二鈍化層，設(shè)置在蝕刻停止層上方；多個(gè)孔和多個(gè)溝槽，從第二鈍化層的上表面延伸至第...

在襯底的第一側(cè)上方形成第一互連結(jié)構(gòu)。第一互連結(jié)構(gòu)包括嵌入第一介電結(jié)構(gòu)中的多個(gè)第一互連層。第一互連層中的一個(gè)包括具有網(wǎng)狀結(jié)構(gòu)的著落焊盤。在襯底的與第一側(cè)相對(duì)的第二側(cè)上方形成第二互連結(jié)構(gòu)。第二互連結(jié)構(gòu)包括嵌入第二介電結(jié)構(gòu)中的多個(gè)第二互連層。...

本發(fā)明的實(shí)施例提供了一種集成電路、集成電路器件及其制造集成電路的方法。一種集成電路，包括具有前側(cè)和與前側(cè)相對(duì)的后側(cè)的襯底。襯底在前側(cè)上包括至少一個(gè)有源區(qū)。電路位于襯底的前側(cè)，前側(cè)金屬化層設(shè)置在電路上方。后側(cè)金屬化層設(shè)置在襯底的后側(cè)下方，...

一種記憶體電路及其操作方法，記憶體電路包含一記憶體陣列，該記憶體陣列包含多個(gè)記憶體單元，其中該記憶體陣列的一第一部分在一當(dāng)前周期期間經(jīng)存取，且該記憶體陣列的一第二部分將在一下一個(gè)周期期間經(jīng)存取。該記憶體電路包含用以提供指示該第二部分的一...

本公開涉及半導(dǎo)體器件及其制造方法。本公開的實(shí)施例提供了一種半導(dǎo)體器件及其形成方法，該半導(dǎo)體器件包括在源極/漏極接觸件和柵極結(jié)構(gòu)之間的空氣間隔件。空氣間隔件的形成包括：在暴露的源極/漏極表面上形成蝕刻停止層；在蝕刻停止層上形成犧牲層；在硅...

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，包括用于從背面電源軌至正面器件層傳送電力的貫穿硅通孔(TSV)，和用于在背面互連結(jié)構(gòu)和正面互連結(jié)構(gòu)之間傳送信號(hào)的饋送貫穿通孔(FTV)。TSV在半導(dǎo)體結(jié)構(gòu)中提供減少的RC延遲。本申請(qǐng)的實(shí)施例還涉及集成...

提供了半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)包括設(shè)置在襯底之上的溝道構(gòu)件、包裹溝道構(gòu)件的柵極結(jié)構(gòu)、與柵極結(jié)構(gòu)相鄰的內(nèi)部間隔件以及鄰接溝道構(gòu)件的源極/漏極部件。內(nèi)部間隔件中的一個(gè)包括中間介電部分和覆蓋中間介電部分的表面的屏蔽介電部分。屏蔽介電部分的介電常...

本申請(qǐng)的實(shí)施例公開了集成電路、集成電路器件的制造方法和建模系統(tǒng)。制造IC的方法包括：接收IC布局圖，該IC布局圖包括沿第一方向與第一導(dǎo)體體積相鄰的第一半導(dǎo)體體積、沿第一方向從第一導(dǎo)體體積到第二半導(dǎo)體體積延伸的第二導(dǎo)體體積、以及包括第一半...