在一些實(shí)施例中，提供了一種半導(dǎo)體器件。半導(dǎo)體器件包括：互連結(jié)構(gòu)，設(shè)置在襯底上方，其中，互連結(jié)構(gòu)包括設(shè)置在介電層中的導(dǎo)電部件；第一鈍化層，設(shè)置在互連結(jié)構(gòu)上方；第二鈍化層，設(shè)置在蝕刻停止層上方；多個(gè)孔和多個(gè)溝槽，從第二鈍化層的上表面延伸至第...

在襯底的第一側(cè)上方形成第一互連結(jié)構(gòu)。第一互連結(jié)構(gòu)包括嵌入第一介電結(jié)構(gòu)中的多個(gè)第一互連層。第一互連層中的一個(gè)包括具有網(wǎng)狀結(jié)構(gòu)的著落焊盤(pán)。在襯底的與第一側(cè)相對(duì)的第二側(cè)上方形成第二互連結(jié)構(gòu)。第二互連結(jié)構(gòu)包括嵌入第二介電結(jié)構(gòu)中的多個(gè)第二互連層。...

本發(fā)明的實(shí)施例提供了一種集成電路、集成電路器件及其制造集成電路的方法。一種集成電路，包括具有前側(cè)和與前側(cè)相對(duì)的后側(cè)的襯底。襯底在前側(cè)上包括至少一個(gè)有源區(qū)。電路位于襯底的前側(cè)，前側(cè)金屬化層設(shè)置在電路上方。后側(cè)金屬化層設(shè)置在襯底的后側(cè)下方，...

一種記憶體電路及其操作方法，記憶體電路包含一記憶體陣列，該記憶體陣列包含多個(gè)記憶體單元，其中該記憶體陣列的一第一部分在一當(dāng)前周期期間經(jīng)存取，且該記憶體陣列的一第二部分將在一下一個(gè)周期期間經(jīng)存取。該記憶體電路包含用以提供指示該第二部分的一...

本公開(kāi)涉及半導(dǎo)體器件及其制造方法。本公開(kāi)的實(shí)施例提供了一種半導(dǎo)體器件及其形成方法，該半導(dǎo)體器件包括在源極/漏極接觸件和柵極結(jié)構(gòu)之間的空氣間隔件。空氣間隔件的形成包括：在暴露的源極/漏極表面上形成蝕刻停止層；在蝕刻停止層上形成犧牲層；在硅...

本發(fā)明的實(shí)施例提供了一種半導(dǎo)體結(jié)構(gòu)，包括用于從背面電源軌至正面器件層傳送電力的貫穿硅通孔(TSV)，和用于在背面互連結(jié)構(gòu)和正面互連結(jié)構(gòu)之間傳送信號(hào)的饋送貫穿通孔(FTV)。TSV在半導(dǎo)體結(jié)構(gòu)中提供減少的RC延遲。本申請(qǐng)的實(shí)施例還涉及集成...

提供了半導(dǎo)體結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)包括設(shè)置在襯底之上的溝道構(gòu)件、包裹溝道構(gòu)件的柵極結(jié)構(gòu)、與柵極結(jié)構(gòu)相鄰的內(nèi)部間隔件以及鄰接溝道構(gòu)件的源極/漏極部件。內(nèi)部間隔件中的一個(gè)包括中間介電部分和覆蓋中間介電部分的表面的屏蔽介電部分。屏蔽介電部分的介電常...

本申請(qǐng)的實(shí)施例公開(kāi)了集成電路、集成電路器件的制造方法和建模系統(tǒng)。制造IC的方法包括：接收IC布局圖，該IC布局圖包括沿第一方向與第一導(dǎo)體體積相鄰的第一半導(dǎo)體體積、沿第一方向從第一導(dǎo)體體積到第二半導(dǎo)體體積延伸的第二導(dǎo)體體積、以及包括第一半...

半導(dǎo)體結(jié)構(gòu)包括：襯底；介電結(jié)構(gòu)，包括多個(gè)介電層；環(huán)結(jié)構(gòu)，設(shè)置在襯底和介電結(jié)構(gòu)中；以及通孔結(jié)構(gòu)，沿垂直方向縱向延伸并且位于由環(huán)結(jié)構(gòu)圍繞的區(qū)域中。多個(gè)介電層包括設(shè)置在襯底的前側(cè)上的多個(gè)前側(cè)介電層和設(shè)置在襯底的背側(cè)上的多個(gè)背側(cè)介電層。環(huán)結(jié)構(gòu)包...

揭露一種包括薄膜電阻器的半導(dǎo)體裝置及其制造方法。該方法包括在第一金屬化層內(nèi)形成包括具有不同硅鉻成分的子層的硅鉻基薄膜電阻器，在硅鉻基薄膜電阻器的端部和接觸結(jié)構(gòu)上形成接觸區(qū)。該方法還包括在第一金屬化層上形成包括與接觸結(jié)構(gòu)接觸的其他接觸結(jié)構(gòu)...

本公開(kāi)涉及半導(dǎo)體器件結(jié)構(gòu)及其形成方法。本公開(kāi)的實(shí)施例提供一種半導(dǎo)體器件結(jié)構(gòu)及其形成方法。該結(jié)構(gòu)包括：柵極電極層，設(shè)置在半導(dǎo)體層之上；源極/漏極區(qū)域，鄰近半導(dǎo)體層設(shè)置；層間電介質(zhì)(ILD)層，設(shè)置在源極/漏極區(qū)域之上；導(dǎo)電特征，設(shè)置在源極...

可以通過(guò)以下步驟提供相變存儲(chǔ)器器件：形成底部電極、介電材料層和延伸穿過(guò)介電材料層的通孔開(kāi)口，以使得底部電極的頂表面段暴露在通孔開(kāi)口下面；在通孔開(kāi)口的外圍區(qū)域中形成管狀介電間隔件；在介電材料層和管狀介電間隔件上方沉積連續(xù)層堆疊件，該連續(xù)層...

提供了半導(dǎo)體結(jié)構(gòu)及其制造方法。半導(dǎo)體結(jié)構(gòu)包括襯底以及第一溝道層和第二溝道層。半導(dǎo)體結(jié)構(gòu)還包括位于襯底上方的隔離結(jié)構(gòu)以及位于第一溝道層和隔離結(jié)構(gòu)上方的第一柵極結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)還包括位于第二溝道層和隔離結(jié)構(gòu)上方的第二柵極結(jié)構(gòu)以及橫向夾置在第...

一種像素感測(cè)器陣列及影像感測(cè)器裝置，通過(guò)在像素感測(cè)器陣列中包括自動(dòng)聚焦像素感測(cè)器與成像像素感測(cè)器，自動(dòng)聚焦功能性整合至影像感測(cè)器裝置的像素感測(cè)器陣列中。金屬網(wǎng)格結(jié)構(gòu)包括于像素感測(cè)器陣列中的自動(dòng)聚焦像素感測(cè)器及成像像素感測(cè)器周?chē)＝饘倬W(wǎng)格...

提供了半導(dǎo)體結(jié)構(gòu)及其形成方法。半導(dǎo)體結(jié)構(gòu)包括沿第一方向形成在襯底上方的多個(gè)第一納米結(jié)構(gòu)以及與第一納米結(jié)構(gòu)相鄰形成的多個(gè)第二納米結(jié)構(gòu)。半導(dǎo)體結(jié)構(gòu)包括沿第二方向形成在第一納米結(jié)構(gòu)上的第一柵極結(jié)構(gòu)，并且第一柵極結(jié)構(gòu)包括第一柵極介電層。半導(dǎo)體結(jié)...

公開(kāi)了半導(dǎo)體結(jié)構(gòu)和制造結(jié)構(gòu)的方法。方法包括：在襯底上的基底結(jié)構(gòu)上形成具有納米結(jié)構(gòu)層和犧牲納米結(jié)構(gòu)層的超晶格結(jié)構(gòu)；在超晶格結(jié)構(gòu)上形成多晶硅結(jié)構(gòu)；以及在超晶格結(jié)構(gòu)中形成S/D區(qū)域。S/D區(qū)域的S/D部分在納米結(jié)構(gòu)層之上延伸。方法還包括：修改...

一種量子點(diǎn)元件包含基板。一柵極介電層位于基板上方。一第一柱塞柵極結(jié)構(gòu)和一第二柱塞柵極結(jié)構(gòu)位于柵極介電層上方，其中在一上視圖中，第一柱塞柵極結(jié)構(gòu)和第二柱塞柵極結(jié)構(gòu)以同心圓的形式排列，且其中第一柱塞柵極結(jié)構(gòu)和第二柱塞柵極結(jié)構(gòu)的每一者包含一環(huán)...

一種記憶體電路及記憶體裝置。記憶體電路包含記憶體陣列，其包括第一部分及第二部分。該第一部分包括多個(gè)第一記憶體單元，而該第二部分包括多個(gè)第二記憶體單元。該記憶體電路包含沿著第一橫向方向?qū)嶓w設(shè)置于該記憶體陣列旁邊的輸入/輸出(I/O)電路，...

本申請(qǐng)的實(shí)施例公開(kāi)了存儲(chǔ)器電路及其操作方法。存儲(chǔ)器電路包括存儲(chǔ)器陣列和驅(qū)動(dòng)器電路，存儲(chǔ)器陣列包括耦合到字線(xiàn)的存儲(chǔ)器單元，驅(qū)動(dòng)器電路通過(guò)字線(xiàn)耦合到存儲(chǔ)器單元。驅(qū)動(dòng)器電路包括耦合在字線(xiàn)和在第一、第二和第三電源電壓中選擇的可切換電壓之間的p型...

方法包括：圖案化穿過(guò)第一介電層的第一開(kāi)口以暴露第一源極/漏極區(qū)域；在第一源極/漏極區(qū)域上形成第一硅化物區(qū)域；沿第一開(kāi)口的表面沉積第一多種多環(huán)芳烴；實(shí)施退火工藝以將第一多種多環(huán)芳烴轉(zhuǎn)化為第一石墨烯層；以及用第一金屬材料填充第一開(kāi)口的剩余部...